การออกแบบวงจรหารเลขโดยใช้ลอจิกเกท

Last modified: September 15, 2021
Estimated reading time: 1 min
ชื่อบทความ: การออกแบบวงจรหารเลขโดยใช้ลอจิกเกท
Research Article: A Design of Divider Circuit by Using Logic Gate
ผู้เขียน/Author: สิทธิพร เพ็ชรกิจ, คัมภีร์ ธิราวิทย์, สุทธิเกียรติ ชลลาภ และ วิจิตรา เพ็ชรกิจ | Sitiporn Petchakit, Kampree Thiravith, Suthikeart Chollalarp & Vijittra Petchakit
Email: sitiporn.pet@siam.edu
สาขาวิชา/คณะ: ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ และ ภาควิชาฟิสิกส์ คณะวิทยาศาสตร์ มหาวิทยาลัยสยาม กรุงเทพฯ 10160
Department/Faculty: Department of Electrical Engineering, Faculty of Engineering, and Department of Physics, Faculty of Science, Siam University, Bangkok 10160
Published/แหล่งเผยแพร่: การประชุมวิชาการระดับชาติ ครั้งที่ 14 ภายใต้คำขวัญ “ตามรอยพระยุคลบาท เกษตรศาสตร์กำแพงแสน” ระหว่างวันที่ 7-8 ธันวาคม 2560 ณ มหาวิทยาลัยเกษตรศาสตร์ วิทยาเขตกำแพงแสน | The 14th National Kasetsart University Kamphaeng Saen Conference (The 14th KU – KPS Conference), December 7–8 2017, Nakhon Pathom, Kasetsart University Kamphaeng Saen Campus

การอ้างอิง/citation

สิทธิพร เพ็ชรกิจ, คัมภีร์ ธิราวิทย์, สุทธิเกียรติ ชลลาภ และ วิจิตรา เพ็ชรกิจ. (2560). การออกแบบวงจรหารเลขโดยใช้ลอจิกเกท. ใน การประชุมวิชาการระดับชาติ ครั้งที่ 14 ภายใต้คำขวัญ “ตามรอยพระยุคลบาท เกษตรศาสตร์กำแพงแสน” (หน้า 164-170). นครปฐม: มหาวิทยาลัยเกษตรศาสตร์.

Petchakit S., Thiravith K., Chollalarp S. and Petchakit V. (2017). A design of divider circuit by using logic gate. In The 14th National Kasetsart University Kamphaeng Saen Conference (The 14th KU – KPS Conference) (p.164-170). Nakhon Pathom, Kasetsart University.


บทคัดย่อ

บทความนี้ นำเสนอ การออกแบบวงจรหารเลขโดยใช้ลอจิกเกทพื้นฐาน เช่น แอนด์เกท ออเกท และดี-ฟลิปฟลอป มาประกอบเป็นวงจรหารเลข แสดงผลด้วยเซเวนเซ็กเม้นท์ 2 ชุด คือชุดคำตอบของผลหาร และชุดคำตอบของเศษที่ได้ ตามหลักการหารแบบวิธีลบซ้ำๆ นำมาสังเคราะห์เป็นวงจรให้เห็นจริง วงจรที่ออกแบบนี้ได้ทำการทดสอบโดยการจำลองผลการทำงานด้วยโปรแกรม Circuit Wizard ผลจำลองการทำงานแสดงให้เห็นว่าวงจรที่ออกแบบนี้ สามารถทำงานเป็นวงจรหารได้อย่างถูกต้อง

คําสําคัญ : วงจรหาร, ลอจิกเกท, การออกแบบ


ABSTRACT

This paper presents a design of divider circuit by using logic gate. The used logic gates are simple logic gate such as and gate, or gate and D-flip flop. The divider circuit displays with two seven segment units that are the result unit and the fraction unit. By repeated-subtract divider principle brings to a synthesis of real circuit. The designed circuit is tested by simulating with Circuit Wizard program. The simulation result verifies that this designed circuit can work to be divider circuit.

Keywords : divider circuit, logic gate, design.


การออกแบบวงจรหารเลขโดยใช้ลอจิกเกท|A Design of Divider Circuit by Using Logic Gate

Faculty of Engineering, Siam University, Bangkok, Thailand

Tags:
Was this article helpful? บทความนี้เป็นประโยชน์หรือไม่?
ไม่ / Dislike 0
Views: 190
Facebook
Twitter
LinkedIn
WhatsApp
Email
Print

QR code for article

QR Code